<video id="eq80s"><video id="eq80s"><nav id="eq80s"></nav></video></video><b id="eq80s"></b>
  • <tt id="eq80s"><i id="eq80s"></i></tt>
    <video id="eq80s"><menu id="eq80s"></menu></video>
  • <tt id="eq80s"></tt>
    <samp id="eq80s"></samp>

  • <progress id="eq80s"></progress>

    1. <var id="eq80s"></var>
    您所在的位置:首頁>常見問題

    SMT焊盤結構詳解

     

    圖片7.jpg 

     

    焊盤(land),表面貼裝裝配的基本構成單元,用來構成電路板的焊盤圖案(land pattern),即各種為特殊元件類型設計的焊盤組合。沒有比設計差勁的焊盤結構更令人沮喪的事情了。當一個焊盤結構設計不正確時,很難、有時甚至不可能達到預想的焊接點。焊盤的英文有兩個詞:Land 和 Pad ,經??梢越惶媸褂?可是,在功能上,Land 是二維的表面特征,用于可表面貼裝的元件,而 Pad 是三維特征,用于可插件的元件。作為一般規律,Land 不包括電鍍通孔(PTH, plated through-hole)。旁路孔(via)是連接不同電路層的電鍍通孔(PTH)。盲旁路孔(blind via)連接最外層與一個或多個內層,而埋入的旁路孔只連接內層。

    如前面所注意到的,焊盤Land通常不包括電鍍通孔(PTH)。一個焊盤Land內的PTH在焊接過程中將帶走相當數量的焊錫,在許多情況中產生焊錫不足的焊點??墒?,在某些情況中,元件布線密度迫使改變到這個規則,最值得注意的是對于芯片規模的封裝(CSP, chip scale package)。在1.0mm(0.0394")間距以下,很難將一根導線布線通過焊盤的“迷宮”。在焊盤內產生盲旁通孔和微型旁通孔(microvia),允許直接布線到另外一層。因為這些旁通孔是小型和盲的,所以它們不會吸走太多的焊錫,結果對焊點的錫量很小或者沒有影響。

    有許多的工業文獻出于IPC(Association Connecting Electronics Industries), EIA(Electronic Industry Alliance)和JEDEC(Solid State Technology Association),在設計焊盤結構時應該使用。

    主要的文件是IPC-SM-782《表面貼裝設計與焊盤結構標準》,它提供有關用于表面貼裝元件的焊盤結構的信息。

    J-STD-001《焊接電氣與電子裝配的要求》和IPC-A-610《電子裝配的可接受性》用作焊接點工藝標準時,焊盤結構應該符合IPC-SM-782的意圖。

    如果焊盤大大地偏離IPC-SM-782,那么將很困難達到符合J-STD-001和IPC-A-610的焊接點。

    元件知識(即元件結構和機械尺寸)是對焊盤結構設計的基本的必要條件。IPC-SM-782廣泛地使用兩個元件文獻:EIA-PDP-100《電子零件的注冊與標準機械外形》和JEDEC 95出版物《固體與有關產品的注冊和標準外形》。無可爭辯,這些文件中最重要的是JEDEC 95出版物,因為它處理了最復雜的元件。它提供有關固體元件的所有登記和標準外形的機械圖。

    JEDEC出版物JESD30(也可從JEDEC的網站免費下載)基于封裝的特征、材料、端子位置、封裝類型、引腳形式和端子數量,定義了元件的縮寫語。特征、材料、位置、形式和數量標識符是可選的。

    · 

    封裝特征:一個單個或多個字母的前綴,確認諸如間距(pitch)和輪廓等特征。

    · 

    · 

    封裝材料:一個單字母前綴,確認主體封裝材料。

    · 

    · 

    端子位置:一個單字母前綴,確認相對于封裝輪廓的端子位置。

    · 

    · 

    封裝類型:一個雙字母標記,指明封裝的外形類型。

    · 

    · 

    引腳新式:一個單字母后綴,確認引腳形式。

    · 

    · 

    端子數量:一個一位、兩位或三位的數字后綴,指明端子數量。

    · 

    表面貼裝有關封裝特性標識符的一個簡單列表包括:

    · 

    · E 擴大間距(>1.27 mm)

    · 

    · 

    · F 密間距(<0.5 mm);限于QFP元件

    · 

    · 

    · S 收縮間距(<0.65 mm);除QFP以外的所有元件。

    · 

    · 

    · T 薄型(1.0 mm身體厚度)

    · 

    表面貼裝有關端子位置標識符的一個簡單列表包括:

    · 

    · Dual 引腳在一個正方形或矩形封裝相反兩側。

    · 

    · Quad 引腳在一個正方形或矩形封裝的四側。

    · 

    表面貼裝有關封裝類型標識符的一個簡單列表包括:

    · 

    · CC 芯片載體(chip carrier)封裝結構

    · 

    · FP 平封(flat pack)封裝結構

    · 

    · GA 柵格陣列(grid array)封裝結構

    · 

    · SO 小外形(small outline)封裝結構

    · 

    表面貼裝有關引腳形式標識符的一個簡單列表包括:

    · 

    · B 一種直柄或球形引腳結構;這是一種非順應的引腳形式

    · 

    · F 一種平直的引腳結構;這是一種非順應的引腳形式

    · 

    · G 一種翅形引腳結構;這是一種順應的引腳形式

    · 

    · J 一種“J”形彎曲的引腳結構;這是一種順應的引腳形式

    · 

    · N 一種無引腳的結構;這是一種非順應的引腳形式

    · 

    · S 一種“S”形引腳結構;這是一種順應的引腳形式

    · 

    例如,縮寫詞F-PQFP-G208,描述0.5 mm(F)塑料(P)方形(Q)平面封裝(FP),翅形引腳(G),端子數量208。

    對元件和板表面特征(即焊盤結構、基準點等)的詳細公差分析是必要的。IPC-SM-782解釋了怎樣進行這個分析。許多元件(特別是密間距元件)是嚴格公制單位設計的。不要為公制的元件設計英制的焊盤結構。累積的結構誤差產生不配合,完全不能用于密間距元件。記住,0.65mm等于0.0256",0.5mm等于0.0197"。

    IPC-SM-782標準內,每個元件與相應的焊盤結構組織在四個頁面中。結構如下:

    第一頁包括有關元件的通用信息,包括可應用文件、基本結構、端子或引腳數量、標記、載體封裝格式、工藝考慮、和焊接阻力。

    第二頁包括設計焊盤結構所必須的元件尺寸,對于其它元件信息,參考EIA-PDP-100和95 出版物。

    第三頁包括相應焊盤結構的細節與尺寸。為了產生最適合的焊接點條件,在這頁上描述的焊盤結構是基于最大材料情況(MMC, maximum material condition)。使用最小材料情況(LMC, least material condition)時,尺寸可能影響焊接點的形成。

    第四頁包括元件與焊盤結構的公差分析。它也提供對于焊接點的形成應該期望得到什么的詳細內容。焊點強度受錫量的影響。在決定不使用基于MMC尺寸的焊盤結構之前,應該進行公差分析和焊接點評估。

     


    无码专区一ⅴa亚洲v天堂_国产女人高潮抽搐视频_国产精品久久久久影院_97超级碰碰碰精品色视频在线观看
    <video id="eq80s"><video id="eq80s"><nav id="eq80s"></nav></video></video><b id="eq80s"></b>
  • <tt id="eq80s"><i id="eq80s"></i></tt>
    <video id="eq80s"><menu id="eq80s"></menu></video>
  • <tt id="eq80s"></tt>
    <samp id="eq80s"></samp>

  • <progress id="eq80s"></progress>

    1. <var id="eq80s"></var>